Wafer EDS Test Service
Rootsemicon
Wafer EDS(Electrical Die Sorting) Test
์ ๊ธฐ์ ํน์ฑ ๊ฒ์ฌ๋ฅผ ํตํ ์ํ/๋ถ๋ํ ์ ๋ณ ๊ณผ์ ์งํธํ๋ค. ๋ํ ์ฌ๊ธฐ์ ๋์จ ์ ๋ณด๋ก ํผ๋๋ฐฑ์ ์ค์ํ๊ณ , ์์จ ๊ฐ์ ์ฐ๊ตฌ๊ฐ ์งํ๋๋ค.
ํ๋ก๋ธ ์นด๋(Probe card)์ ์จ์ดํผ๋ฅผ ์ ์ด์์ผ์ ์งํํ๋ฉฐ, ํ๋ก๋ธ ํ(Probe Pin)์ด ์จ์ดํผ์ ์ ์ดํด ์ ๊ธฐ๋ฅผ ๋ณด๋ด๊ณ ๊ทธ ์ ํธ๋ฅผ ํตํด ๋ถ๋์นฉ์ ์ ๋ณํ๋ค.
์ผ๋ฐ์ ์ผ๋ก Wafer EDS ํ ์คํธ๋ 4๋จ๊ณ๋ก ์งํ๋๋ค.
Rootsemicon
Final Test
Final Test
Final Test๋ ์ผ๋ จ์ ์ ์กฐ๊ณต์ (ํ๋ก์ค๊ณ → Foundry(Fab Process) → EDS → Package Assembly)๋ฅผ ๊ฑฐ์ณ ์ ์๋ ํจํค์ง๋ฅผ ์์ด ๋ฐ๋์ฒด์ ๊ฐ Chip(์ ํ)์ Test ์กฐ๊ฑด์ด ์ ๋ ฅ๋ ์ฅ๋น(TESTER)๋ฅผ ํตํด
์ ์์ด๋, ์ ๋ฅ, Signal(์ ๊ธฐ ์ ํธ), ์จ๋ ๋ฑ์ Stress๋ฅผ ๊ฐํจ์ผ๋ก์จ Chip(์ ํ) ์ ์ ๊ธฐ์ ํน์ฑ,
๊ธฐ๋ฅ์ ํน์ฑ ๋ฐ Chip(์ ํ) ์ ๋์ ์๋ ๋ฑ์ ๊ฒ์ฌํ์ฌ ์ํ๊ณผ ๋ถ๋์ ๊ตฌ๋ถํ๋ ๊ณต์
DC Parameter Test
Chip(์ ํ)์ ์ ๊ธฐ์ ํน์ฑ์ ์ธก์ ํ๋ Test(Open/Short Test),
Leakage Test(์ ์ถ๋ ฅ Pin), Current Test(Standby / Operation Current) ๋ฑ์ด ์งํ๋จ
Dynamic Function Test
๋ชจ๋ Cell์ด ์ ์์ ์ผ๋ก ๋์ํ๋์ง ์ฆ Chip(์ ํ)์ ๊ธฐ๋ฅ์ Testํ๋ ๊ฒ์ผ๋ก
Timing Parametric, In/Out Signal Level, Address Enable ๋ฐฉ๋ฒ, Pattern ๋ฑ์ ํตํด Testํจ.
Low Power Test
Chip(์ ํ) ๋์ ์ ์๋ชจ๋๋ ์ ๋ฅ, Data์ ์ ์ฅ ๋ฅ๋ ฅ์ ์ํ Refresh ์ฃผ๊ธฐ ๋ฑ์ ๊ฒ์ฆํ์ฌ
Device์ ์๋ชจ์ ๋ ฅ์ Testํจ
#2720, Sambo Techno Tower, 122, Jomaru-ro 385beon-gil, Wonmi-gu, Bucheon-si, Gyeonggi-do, 14556, Korea
Tel. 070-4349-0077 l Fax. 02-6280-2023
E-mail. rootsemi@rootsemicon.co.kr
Copyright โ 2025 ROOTSEMICON All reserved.